接地问题问答总结

　　问：有关如何处理ADC中模拟地和数字地的引脚，产品说明书中通常要求把模拟地和数字地在器件上连接在一起，但我不想把ADC接成系统的星形接地点。我应该怎么做?
　　答：首先，对涉及到模拟地和数字地感到糊涂这件事，你不必感觉那么坏，许多人都是这样的!许多迷惑首先来自ADC接地引脚的名称。模拟地和数字地的引脚名称表示内部元件本身的作用，未必意味着外部也应该按照内部作用去做。让我们来解释一下。
　　一个集成电路内部有模拟电路和数字电路两部分，例如ADC，为了避免数字信号耦合到模拟电路中去，模拟地和数字地通常分开。图12.1所示是一个ADC的简单示意图。从芯片上的焊点到封装引脚的连线所产生的引线接合电感和电阻，并不是IC设计者专门加上去的。快速变化的数字电流在B点产生一个电压，经过杂散电容(CSTRAY)必然耦合到模拟电路的A点。尽管这是制造芯片过程中IC设计者应考虑的问题。可是你能够看到为了防止进一步耦合，模拟地和数字地的引脚在外面应该用最短的连线接到同一个低阻抗的接地平面上。任何在数字地引脚附加的外部阻抗都将在B点上引起较大的数字噪声。然后将大的数字噪声通过杂散电容耦合到模拟电路上。可通过一个极简单的示意图(图12.1)来说明这一点。

　　问：好，你已告诉我把集成电路的模拟地和数字地引脚接到同一接地平面，但我仍然要把模拟和数字接地平面在系统中分离开来，我要它们仅仅在一点上连起来，但这个公共点是电源的返回端，并且连到底座接地线上。那么现在我还要做什么?
　　答：假如你的系统只有一个数据转换器，实际上你可以按照产品说明中所说的方法去做，并且把模拟地和数字地线系统一起连在转换器上。你的系统的星形接地点现在是在数据转换器上。但是这也许是极不希望的，除非在开始时你就用这样的想法来设计你的系统。假如你有几个数据转换器安排在不同的印制线路板上，这个规则不适用应该另想办法，因为模拟地和数字地系统被连接在许多印制线路板的每个转换器上。对于接地环路这是最好的建议。
　　问：我已经能想像出来了!假如我必须把模拟地和数字地引脚在器件上连在一起，我仍旧需要分开系统的模拟地和数字地，我把模拟地和数字地连起来再接到印制线路板上的模拟接地平面，或者是数字接地平面上，但不能两者都连上，对吗?因为ADC既是模拟器件又是数字器件，那么连到哪一个接地平面更合适呢?
　　答：对!假如你把模拟地和数字地引脚都连到数字接地平面上，那么你的模拟输入信号将有数字噪声叠加上去，因为模拟输入信号是单端的且相对于模拟接地平面而言。
　　问：所以正确的回答是把模拟地和数字地引脚两者连起来并接到模拟接地平面上，对吗?但这样会不会把数字噪声加到本来很好的接地平面上?另外，因为现在输出信号是相对于模拟接地平面，而所有其它逻辑是相对于数字接地平面，那么输出逻辑噪声容限是否会下降?我打算把ADC输出接到印制线路板背面三态数据总线上，在那里噪声会相当大，所以我认为首先需要能够得到的所有噪声容限。
　　答：好!没有什么人会说生活是很容易的!你已经通过困难的道路得到了正确的结论，但你提出的模拟接地平面上的数字噪声和在ADC输出端上减少噪声容限(noisemargin)的问题，实际上并非像想象的那样坏，可以把它们克服掉。把几百毫伏不可靠的信号加到数字接口明显地好于把同样不可靠信号加到模拟输入端。对于10V输入的16位ADC，其最低位信号仅仅为150μV!在数字地引脚上的数字地电流实际上不可能比这更坏，否则它们将使ADC内部的模拟部分首先失效!假如你在ADC电源引脚到模拟接地平面之间接一种高质量高频陶瓷电容器(0.1μF)来旁路高频噪声，你将把这些电流隔离到集成电路周围非常小的范围，并且将其对系统其余部分的影响减到最低。
　　虽然数字噪声容限会减少，但是如果低于几百毫伏，对于TTL和CMOS逻辑通常是可以接受的。假如你的ADC有单端ECL输出，你就需要在每一个数字门上加一个推挽门，即起平衡和补偿输出的作用。把这些门电路封装块地线引到模拟接地平面，并且用差分方式连接逻辑信号接口。在另一端使用一个差分线路接收器，将它的接地端接到数字接地平面上。模拟接地平面和数字接地平面之间的噪声是共模信号，它们的大多数将在差分线路接收器的输出端被衰减抑制掉。你可以把同样方法用于TTL和CMOS，但它们通常有足够的噪声容限，所以不需要差分传输。
　　但是你说过的一件事使我大感忧虑。通常把ADC输出直接连到有噪声的数据总线上，是很轻率的作法。总线噪声经过内部寄生电容耦合可能返回ADC模拟输入端。寄生电容从0.1到0.5pF。如果把ADC输出直接连到靠近ADC的中间缓冲锁存器就要好得多(见图12.2)。缓冲锁存器地线接到数字接地平面上，所以它的输出逻辑电平和系统其余部分的逻辑电平兼容。

　　问：我现在明白了。但究竟为什么你不把ADC的所有地线引脚都称作模拟地(AGND)?这样就不会先出现这些问题。
　　答：假如新来的检查人员用一只欧姆表，看一看它们在封装体内部是否连在一起。这种做法多半会被拒绝，因为集成电路可能会被烧。另外存在一个惯例，我们必须把这些引脚做标记，以便指示它们的真实功能，而不是像我们想象的那样。
　　问：好!我不去做你刚才的试验了。现在讨论一个问题。我有一个同事，他设计了一个模拟地和数字地独立的系统，他把模拟地引脚接到模拟接地平面，把数字地引脚接到数字接地平面上，他说系统工作得很好，怎么解释这件事?
　　答：首先，你按照未被推荐的方法去做，并不一定意味着你能一时侥幸成功，有时你会陷入虚假的安全感(这就是鲜为人知的Murphy定律)，有些ADC对于模拟地与数字地引脚之间的外部噪声不敏感，你的同事偶然选到的可能就是这一种。如果要求我们对你的同事所说的“工作很好”的定义做考察，可能还会有其它的解释。然而ADC的制造厂家指出，在那种工作条件下ADC的技术指标得不到保证。像ADC那样复杂器件要在所有工作条件下进行试验是不现实的，特别是在不是首先推荐的那些条件下!你的同事这次是侥幸的。假如这个做法在将来的系统设计中继续使用，你还是会相信Murphy定律最终会得到证实的。
　　问：关于ADC接地的基本原理现在我已经懂了，但对于DAC应该怎样接地呢?
　　答：应用同样的原则。DAC的模拟地引脚和数字地引脚连在一起并接到模拟接地平面上。如果DAC没有输入锁存器，应该把驱动DAC的寄存器的基准和接地引脚接到模拟地以预防数字噪声耦合到模拟输出端。
　　问：对于含有ADC，DAC和DSP(例如ADSP21msp50音频处理器)的混合处理芯片应该怎样接地呢?
　　答：应用同样的原则。对于复杂的混合信号芯片，例如ADSP21msp50，你决不能把它仅看作是数字芯片!应该应用我们刚刚讨论的同样的原则。即使一个16位的ΣΔADC和DAC的有效采样速率仅仅为8ksps，转换器过采样工作频率仍然达到1MHz。这种转换器需要一个13MHz的外部时钟，而52MHz的内部处理器时钟是由一个锁相环来产生的。正如你所看到的，成功地应用这种器件需要懂得精密电路和高速电路的设计方法。
　　问：这些器件对模拟电源和数字电源要求怎么样?我究竟是买独立的模拟电源和数字电源，还是买相同的电源?
　　答：这个问题实际上与数字电源的噪声大小有关。例如ADSP21msp50有独立的+5V模拟电源引脚和+5V数字电源引脚。倘若你有一个相当干净的数字电源，你还把它作为模拟电源使用，可能侥幸没出现问题。一定要在器件每个电源引脚上用0.1μF陶瓷电容适当去耦。推荐对模拟接地平面去耦，而不是数字接地平面!你也可以用一个铁氧体环把模拟电源和数字电源进一步隔离。图12.3示出的是一种正确接法。更为保险的办法是使用单独的+5V电源。假如你能允许附加的功率损耗，可使用三端稳压块从无噪声+15V或+12V电源中产生一个+5V电源。